| 基本信息 |
| |
| 教育背景 |
2006-09 到 2009-06 簡歷本科技學(xué)院 本科 |
| 工作經(jīng)歷 |
簡歷本信息互動有限公司 硬件工程師 1)腦部電阻抗項目開發(fā),工作內(nèi)容包括:硬件設(shè)計、板卡焊接、測試調(diào)試、試驗(例行試驗、環(huán)境試驗、鑒定試驗)等工作。 2)皮膚測量儀項目開發(fā),工作內(nèi)容包括:需求調(diào)研、立項、硬件設(shè)計、板卡焊接,整機調(diào)試等工作。 3)傷員轉(zhuǎn)運裝置項目開發(fā),需求調(diào)研、立項報告,方案設(shè)計。
簡歷本網(wǎng)絡(luò)傳媒有限公司 硬件工程師 2009.7~2012.4:擔(dān)任FPGA版圖設(shè)計工程師,負(fù)責(zé)FPGA百萬門級版圖設(shè)計和PCB設(shè)計工作,能獨立完成DRC、LVS驗證,F(xiàn)PGA版圖設(shè)計,PCB設(shè)計等工作。掌握常用EDA設(shè)計工具,熟練使用ChipLogic family、VNC、DXP等軟件。 2012.4~2016.3:擔(dān)任硬件工程師,負(fù)責(zé)FPGA硬件開發(fā)板設(shè)計工作,獨立進行硬件原理圖設(shè)計和PCB布板;編制調(diào)試程序,測試或協(xié)助測試開發(fā)的硬件設(shè)備,確保其按設(shè)計要求正常運行;參與設(shè)備交付,提供現(xiàn)場技術(shù)服務(wù);熟悉應(yīng)用AD、autoCAD、ChipLogic family、VNC、DXP等專業(yè)軟件;熟悉嵌入式單片機、FPGA硬件設(shè)計流程,進行底層軟件的編程與調(diào)試。 |
| 項目經(jīng)歷 |
簡歷本管理咨詢有限公司 項目介紹 皮膚測量儀項目開發(fā),工作內(nèi)容包括:需求調(diào)研、立項、硬件設(shè)計、板卡焊接,整機調(diào)試等工作。 我的職責(zé)
簡歷本網(wǎng)絡(luò)技術(shù)有限公司 項目介紹 腦部電阻抗項目開發(fā),工作內(nèi)容包括:硬件設(shè)計、板卡焊接、測試調(diào)試、試驗(例行試驗、環(huán)境試驗、鑒定試驗)等工作。 我的職責(zé)
簡歷本網(wǎng)絡(luò)技術(shù)有限公司 項目介紹 航天FPGA百萬門級功能驗證項目 我的職責(zé) 負(fù)責(zé)硬件原理圖設(shè)計和PCB布板; 根據(jù)調(diào)試程序及測試要求,對硬件進行全面調(diào)試和測試,確保其按設(shè)計要求正常運行; 參與設(shè)備交付,提供現(xiàn)場技術(shù)服務(wù); 完成過程文檔編制。 主要基于FPGA 30/60/100/300/600萬門產(chǎn)品進行功能驗證板的設(shè)計、測試、驗證等工作; 2711功能驗證板、供俄300萬門驗證板的設(shè)計、測試、驗證等工作; 參與FPGA總劑量、單粒子實驗的準(zhǔn)備與記錄工作。
簡歷本信息互動有限公司 項目介紹 航天FPGA項目 我的職責(zé) 負(fù)責(zé)版圖布局設(shè)計、檢查、修改、優(yōu)化、復(fù)查。 主要包括 CLB、VR-B、VR -T等單元模塊的版圖設(shè)計,DRC、LVS驗證。負(fù)責(zé)右下角版圖的電源線、地線、時鐘線、置位、復(fù)位信號的設(shè)計等。設(shè)計CB228-JC壓焊圖,測試組進行流碼復(fù)制(60萬門),設(shè)計30萬門實驗片。PCB測試板、30萬門228封裝、240封裝系統(tǒng)驗證板。 |
| 個人技能 |
駕駛 |
| 個人評價 |
誠信,踏實。 |